我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:双彩网 > 阈值逻辑 >

数字电路的逻辑电平标准与阈值电压有关吗

归档日期:06-06       文本归类:阈值逻辑      文章编辑:爱尚语录

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  有,看你问的是输出还是输入 你TTL逻辑电路的话,输入一般是三极管,达到0.7的PN结压降就会导通,因此一般输入低电平认为是0.7V,大于0.7V都认为是高电平输出的话一般都是推挽结构的三极管,上下各有0.3V的三极管饱和压降,因此输出高电平一般是4.7,低电平一般是0.3V左右如果是OC输出的话,高电平没有压降,就是电源电压,比如5V,低电平有一个饱和压降,小于0.3V。CMOS电路的话因为内部使用的是MOS管,输入电压阈值一般为1/2电源值电路工作比较稳定输出与TTL类似,不一样的是CMOS电路在低电流输出时,因为它的导通电阻一般都非常小,毫欧级,所以压降也非常小,通常输出高电平电压能达到VCC-0.1 低电平电压小于0.1V数字电路的逻辑电平标准与阈值电压有关吗

本文链接:http://rhone-credit.com/yuzhiluoji/16.html

上一篇:逻辑回归分析阈值一定要是05吗

下一篇:没有了